ISE 14.7安裝教程最新版（Win10安裝）——解決Win10安裝完后打不開快捷方式的方法
ISE 14.7安裝教程最新版（Win10安裝） Xilinx ISE是一款世界著名的硬件設計軟件，它為設計流程的每一步都提供了直觀的生產力增強工具，覆蓋從系統級設計探索、軟件開發和基於HDL硬 ...
花費 9 ms
verilog-統計n位數據中1的個數
引言 最近在看數字IC面經，遇見一個很有趣的題目：輸入一個32位的數據，判斷數據中0/1的個數，如果1比0多則下一個時鍾周期輸出一個標志信號。 我一開始的思路是要在一個時鍾周期內完成計算，應該是要 ...
Verilog HDL刷題筆記（03）
[注]這個網站比較神奇的一點就在於，不解出來就不讓你看答案。所以經常一個錯誤卡好久。。不過有大佬在GitHub發過答案了： https://github.com/M-HHH/HDLBits_Prac ...
基於FPGA的IIR濾波器
基於FPGA的IIR濾波器 by方陽 版權聲明：本文為博主原創文章，轉載請指明轉載地 ...
Verilog begin...end的用法
Verilog HDL中分阻塞賦值和非阻塞賦值兩種， 1.組合邏輯用阻塞賦值，此時使用begin···end語句，將一條執行完再執行下一句，即順序執行。2.時序邏輯大多數情況是並行執行，用非阻塞賦值 ...
Verilog HDL刷題筆記（02）
16.Given several input vectors, concatenate them together then split them up into several output ve ...
生成用於ROM初始化的coe文件---使用matlab
生成用於ROM初始化的coe文件---使用matlab t=0:2*pi/2^12:2*pi; y=0.5*sin(t)+0.5; r=ceil(y*(2^8-1)); fid = fopen ...
Verilog HDL刷題筆記（01）
聽別人推薦了一個Verilog刷題網站：https://hdlbits.01xz.net/wiki/Main_Page 01.Build a circuit with no inputs and o ...
Verilog HDL刷題筆記（08）(Circuit-Sequential Logic-Latches anf flip-flops)
81.A D flip-flop is a circuit that stores a bit and is updated periodically, at the (usually) positi ...
Chisel3-創建工程並轉換為Verilog代碼
https://mp.weixin.qq.com/s/ie0R3v60IcrI6beTXHrgSg 基於Intellj IDEA+Scala插件模式開發 因 ...